相关考题
- 填空题 未来的集成电路技术的发展趋势，把整上系统集成在一个芯片上去，这种芯片被称为（）。
- 填空题 `timescale1ns/100ps中1ns代表（），100ps代表（）。
- 填空题 VerilogHDL有两种过程赋值方式：（）和（）。
- 填空题 连续赋值常用于数据流行为建模，常以（）为关键词。
- 填空题 （）是描述数据在寄存器之间流动和处理的过程。
- 填空题 FPGA/CPLD设计流程为：原理图/HDL文本输入→（）→综合→适配→（）→编程下载→硬件测试。
- 填空题 VerilogHDL常用两大数据类型：（）、（）。
- 填空题 VerilogHDL中的端口类型有三类：（）、（）、输入/输出端口。
- 填空题 有限状态机可分为（）状态机和（）状态机两类。
- 填空题 现代电子系统设计领域中的EDA采用（）的设计方法。
- 填空题 描述测试信号的变化和测试工程的模块叫做（）。
- 填空题 目前Xilinx公司生产的FPGA主要采用了（）配置存储器结构。
- 填空题 （）仿真是布局布线后进行的后仿真，仿真时考虑了布线延时，和芯片实际的工作情况更加接近。
- 填空题 （）仿真是对综合后的网表进行的仿真，它验证设计模块的基本逻辑功能，但不带有布局布线后产生的时序信息，是理想情况下的验证。
- 填空题 （）仿真是对设计输入的规范检测，这种仿真通过只能表示编译通过，说明设计满足一定的语法规范，但不能保证设计功能满足期望。
- 填空题 系统仿真分为（）、（）和（）。
- 填空题 按仿真电路描述级别的不同，HDL仿真器分为（）仿真、（）仿真、（）仿真和门级仿真。
- 填空题 EDA软件工具大致可以由五个模块构成，分别是设计输入编辑器、（）、（）、（）和（）。
- 填空题 HDL综合器就是逻辑综合的过程，把可综合的VHDL/VerilogHDL转化成硬件电路时，包含了三个过程，分别是（）、（）、（）。
- 填空题 将硬核和固核作为（）IP核，而软核作为（）IP核。
